संग्रह

ASIC डिजाइन विकास और लेआउट

ASIC डिजाइन विकास और लेआउट


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

ASIC, एप्लीकेशन स्पेसिफिक इंटीग्रेटेड सर्किट का उत्पादन करना काफी महंगा हो सकता है। परिणामस्वरूप, यह सुनिश्चित करना आवश्यक है कि ASIC डिजाइन और विकास प्रक्रिया तार्किक और नियंत्रित तरीके से की जाती है।

एएसआईसी डिजाइन और विकास प्रक्रिया के प्रत्येक चरण की सावधानीपूर्वक निगरानी की जानी चाहिए और यह सुनिश्चित करने के लिए सावधानी बरती जानी चाहिए कि अंतिम एएसआईसी डिजाइन आवश्यकता को पूरा करता है और वास्तविक दुनिया के अनुप्रयोगों में संतोषजनक रूप से संचालित होता है।


ASIC डिजाइन और विकास चरणों

एक एप्लीकेशन स्पेसिफिक इंटीग्रेटेड सर्किट, ASIC डिजाइन में कई चरण होते हैं। प्रत्येक को सही ढंग से किया जाना चाहिए क्योंकि बाद में प्रक्रिया में त्रुटियां उत्तरोत्तर अधिक सही होने के लिए महंगी हो जाती हैं। आदर्श रूप से विकास प्रक्रिया में सभी आवश्यक चरणों को शामिल किया जाना चाहिए, और प्रत्येक को अगले पर जाने से पहले संतोषजनक ढंग से पूरा किया जाना चाहिए। अक्सर एक बाहरी विशेषज्ञ कंपनी का उपयोग ASIC डिजाइन सेवा प्रदान करने के लिए किया जाता है। तदनुसार यह सुनिश्चित करना आवश्यक है कि ASIC डिजाइन सेवा या कंपनी के लिए इंटरफ़ेस पूरी तरह कार्यात्मक है। ऐसा करने का एक तरीका यह सुनिश्चित करना है कि एएसआईसी डिजाइन प्रक्रिया सही है।

आवश्यकताओं पर कब्जा ठीक उसी तरह जिस तरह आवश्यकताओं को पकड़ना किसी भी सिस्टम डिजाइन का एक अनिवार्य हिस्सा है, वही ASIC डिजाइन का सच है। यह आवश्यक है कि सभी आवश्यकताओं को कैप्चर किया जाए ताकि डिज़ाइन को सही तरीके से सेट किया जा सके। बाद के स्तर पर आवश्यकताओं में बदलाव से डिजाइन में बदलाव आएगा, जिसे लागू करने के लिए महत्वपूर्ण राशि खर्च होगी।

मोडलिंग एएसआईसी विकास के इस स्तर पर यह सुनिश्चित करने के लिए एएसआईसी डिजाइन की उच्च स्तरीय कार्यक्षमता को मॉडल करना आवश्यक है कि सही दृष्टिकोण लिया गया है। यह मॉडलिंग आमतौर पर सॉफ्टवेयर में की जाती है, अक्सर सी या इसी तरह की भाषा में। कुछ परिस्थितियों में ASIC मॉडलिंग को सक्षम करने के लिए सर्किट ब्लॉक आरेख को डिज़ाइन टूल में आयात करना संभव है।

इस स्तर पर ASIC मॉडलिंग का एक बहुत महत्वपूर्ण क्षेत्र यह सुनिश्चित करना है कि ट्रंकेशन और गोलाई तत्वों को सही ढंग से शामिल किया गया है। कोई भी बेमेल डिजाइन में बाद में बड़ी समस्याएं पैदा कर सकता है जो पता लगाना और सही करना मुश्किल हो सकता है।

ASIC पैकेज चयन ASIC के लिए पैकेज का विकल्प कई कारकों द्वारा नियंत्रित किया जाता है। स्पष्ट रूप से आवश्यक कनेक्शनों की संख्या पर एक बड़ा प्रभाव पड़ता है, लेकिन इससे प्रत्याशित गर्मी का अपव्यय होता है। ऊष्मा अपव्यय के उच्च स्तर को एक पैकेज की आवश्यकता होगी जो सिलिकॉन से गर्मी को बहुत प्रभावी ढंग से स्थानांतरित कर सके। इसके अलावा सर्किट के लिए प्रत्याशित विनिर्माण प्रक्रिया जिसमें एएसआईसी को शामिल किया जाना है, पर भी प्रभाव पड़ेगा। अंत में ASIC सिलिकॉन का विक्रेता पैकेज की पसंद को प्रभावित करेगा। विभिन्न एएसआईसी विक्रेता विभिन्न पैकेजों की पेशकश करेंगे। तदनुसार सभी विकल्पों के बीच अंतिम विकल्प एक संतुलन होगा।

ASIC के लिए उपलब्ध पैकेज को बड़े पैमाने पर एकीकृत सर्किट के लिए उपयोग किए जाने वाले कई परिचित पैकेजों में से चुना जा सकता है और इसमें शामिल हैं:

  • क्वाड फ्लैट पैक (QFP) - हालांकि एक बार लोकप्रिय होने और उच्च स्तर की कनेक्टिविटी प्रदान करने के बाद, ये पैकेज मजबूत नहीं होते हैं और आसानी से क्षतिग्रस्त हो जाते हैं। पिंस आसानी से लक्ष्य बोर्ड पर टांका लगाने से पहले मुड़े हुए हैं और परिणामस्वरूप बहुत सावधानी से निपटने की आवश्यकता होती है।
  • बॉल ग्रिड सरणी (BGA) - यह अक्सर पसंदीदा समाधान होता है क्योंकि BGAs मजबूत होते हैं और अधिकांश SMT निर्माण प्रक्रियाओं में संभाला जा सकता है।

ASIC डिजाइन पर कब्जा ASIC के लिए डिज़ाइन कैप्चर कई तरीकों से प्राप्त किया जा सकता है। सबसे स्पष्ट तरीकों में से एक योजनाबद्ध से एएसआईसी डिजाइन को पकड़ना है। इस विधि को समाप्त कर दिया गया है और डिज़ाइन आमतौर पर डिज़ाइन उपकरणों का उपयोग करके डिज़ाइन किया गया है जो आवश्यक गणितीय कार्यों को पकड़ते हैं और इसे आवश्यक सर्किट्री प्रतिनिधित्व में परिवर्तित करते हैं। ऐसे कई उपकरण हैं जो VHDL डिज़ाइन टूल और वेरिलॉग सहित इसे प्रदर्शित कर सकते हैं। ये उपकरण डिजाइन के उच्च या निम्न दोनों स्तर पर डिजाइन को नियंत्रित कर सकते हैं। यह ASIC डिजाइन को रजिस्टर या बिट स्तर से बिट तक नियंत्रित करता है।


ASIC लेआउट

ASIC लेआउट विकास में एक महत्वपूर्ण चरण है। ASIC लेआउट के अनुकूलन का स्तर ASIC के उपयोग के प्रकार पर निर्भर करेगा, लेकिन पूर्ण अनुकूलित डिजाइनों के लिए, ASIC लेआउट अन्य संस्करणों की तुलना में कहीं अधिक लचीला है जहां लेआउट के बड़े तत्वों को निर्धारित करना संभव नहीं होगा।

ASIC लेआउट में सर्किट के कुछ सुविधाजनक वर्गों और पारगमन समय के सबसे सुविधाजनक निकटता से कई कारक शामिल होंगे, जो विभिन्न क्षेत्रों के बीच किए जाने की आवश्यकता है। ASIC लेआउट आम तौर पर कंप्यूटर नियंत्रण में किया जाता है, लेकिन फिर भी ASIC लेआउट पर प्रतिबंध लगाने के लिए संभव है कि कुछ विद्युत मापदंडों को पूरा किया जाए।

ASIC सिमुलेशन और मॉडलिंग के साथ तुलना एक बार ASIC के डिजाइन पर कब्जा कर लिया गया है, यह सुनिश्चित करना आवश्यक है कि डिजाइन अपनी आवश्यकताओं को पूरा करेगा और यह सही ढंग से काम करेगा। इसे प्राप्त करने के लिए आगे अनुकरण किया जाता है। ASIC डिजाइन की जाँच पहले बनाए गए सॉफ्टवेयर मॉडल के खिलाफ की जाती है। यह पाया जाता है कि अंतिम एकीकृत सर्किट में पाई गई कई त्रुटियां कार्यात्मक त्रुटियां हैं जो अक्सर इस स्तर पर पाई जा सकती हैं यदि मॉडलिंग लक्ष्य का एक यथार्थवादी प्रतिनिधित्व है या एएसआईसी कार्यक्षमता की आवश्यकता है। इसके अतिरिक्त समय की सावधानीपूर्वक जाँच आवश्यक है, विशेष रूप से पूर्ण कस्टम ASIC डिजाइनों के लिए। यह निर्दिष्ट तापमान रेंज, बिजली आपूर्ति इनपुट रेंज और परिकल्पित प्रक्रिया भिन्नता से थोड़ा अधिक प्रदर्शन करने की आवश्यकता है।

औपचारिक सत्यापन ASIC डिजाइन जीवनचक्र का यह क्षेत्र हाल के वर्षों में महत्वपूर्ण होता जा रहा है। एएसआईसी डिजाइनों की बढ़ती जटिलता के साथ, यह सुनिश्चित करने के लिए औपचारिक सत्यापन करना अधिक महत्वपूर्ण हो गया है कि डिजाइन सही है। यह सुनिश्चित करने के लिए जांच शामिल है कि सॉफ्टवेयर मॉडल के भीतर सभी चर सही ढंग से परिभाषित किए गए हैं, साथ ही घड़ी तिरछा और एएसआईसी डिजाइन के अलग-अलग क्षेत्रों के बीच मेटास्टेबिलिटी जैसे पहलुओं की जांच कर रहे हैं। मेटास्टेबिलिटी एक ऐसी समस्या है जो तब होती है जब डेटा घड़ी के समान ही बदल जाता है। यदि इनपुट डेटा और घड़ी एक ही समय में बदलते हैं, तो आउटपुट डेटा को आवश्यक स्थिति में नहीं बसाने के लिए समय की संभावना है।

ASIC परीक्षण तकनीक एक बार निर्मित होने के बाद, एएसआईसी डिवाइस का परीक्षण करने में सक्षम होना आवश्यक है। तीन तकनीकों को आमतौर पर उपयोग के लिए माना जाता है। पहले सीमा स्कैन, JTAG, IEEE1149.1 है। इस तकनीक का उपयोग करके इनपुट / आउटपुट क्षेत्रों की जांच करना संभव है, और डिवाइस के भीतर आंतरिक सर्किटरी भी। हालाँकि सीमा स्कैन एक धारावाहिक तकनीक है और यह एक जटिल उपकरण की बहुत अधिक जांच करने के लिए धीमी है।

दूसरी तकनीक का उपयोग करता है जिसे स्कैन चेन कहा जाता है। यह तकनीक ASIC से मौजूदा रजिस्टरों का उपयोग करती है, लेकिन हर एक स्कैन इनपुट और सामान्य इनपुट के बीच एक मल्टीप्लेक्सर को शामिल करता है। श्रृंखला की एक संख्या स्थापित की जा सकती है, प्रत्येक में दो इनपुट और एक आउटपुट श्रृंखला है। टेस्ट वैक्टर इनपुट के लिए उत्पन्न होते हैं और इनका उपयोग करके आउटपुट का विश्लेषण करना और किसी भी त्रुटि का पता लगाना संभव है। स्वचालित स्कैन श्रृंखला इनपुट अनुक्रम उत्पन्न हो सकते हैं और नोड्स की जांच करने के लिए रजिस्टरों के बीच सभी तर्क का परीक्षण करने के लिए अनुकूलित किया जा सकता है, जो किसी विशेष राज्य में फंस सकता है, अर्थात 1 या 0।

एएसआईसी परीक्षण प्रक्रिया को गति देने के लिए कई श्रृंखलाओं को लागू किया जा सकता है, जिससे समानांतर परीक्षण को पूरा किया जा सकेगा।

इसके अतिरिक्त बीआईएसटी (बिल्ट इन सेल्फ टेस्ट) का उपयोग किया जा सकता है। यह उन स्थितियों में विशेष रूप से उपयोगी है जैसे कि SRAM जैसे तत्वों को शामिल करने वाले चिप्स का परीक्षण जो जांचने में लंबा समय लेते हैं। अक्सर विक्रेता ऐसे तत्वों के परीक्षण के लिए "कैन्ड वैक्टर" करार देते हैं। चूंकि ये सिलिकॉन क्षेत्र और परीक्षण समय के संदर्भ में बहुत प्रभावी हैं। इन वैक्टरों की तकनीक और सीमा अक्सर विक्रेता की पसंद को प्रभावित कर सकती है।

प्रोटोटाइप ASICs का शारीरिक परीक्षण जब भौतिक प्रोटोटाइप सिलिकॉन एएसआईसी उपलब्ध होते हैं, तो उन्हें पूर्ण परीक्षण देना आवश्यक होता है, जिसमें लक्ष्य सर्किट में एएसआईसी के साथ एक परीक्षण भी शामिल है। न केवल उनके ऑपरेशन की जांच करना आवश्यक है, बल्कि इसके अलावा, प्रक्रिया के प्रसार की जांच उत्पादन में संभावित उपज का संकेत देने के लिए की जाती है। उद्देश्य एक संकीर्ण फैलाव है जो असफल सीमा किनारों के करीब नहीं है।

यह संभव है कि इस स्तर पर कुछ समस्याएं मिलेंगी। समस्याओं की जांच के लिए कई तकनीकों का उपयोग किया जा सकता है। सीमा स्कैन एक शक्तिशाली उपकरण है, और बाहरी सर्किटरी के लिए इंटरफ़ेस के आसपास भी जांच की जा सकती है। एक तकनीक जिसे सफलतापूर्वक इस्तेमाल किया गया था वह सीधे ASIC सिलिकॉन पर ही जांच करना था। यह आजकल सामान्य रूप से बहुत छोटे फीचर आकारों के मद्देनजर संभव नहीं है।

एक अन्य तकनीक लक्षणों की जांच करना और फिर एक परिकल्पना उत्पन्न करना है जिसे तब ASIC के अनुकरण के खिलाफ परीक्षण किया जा सकता है। यह सही समस्या को सक्षम बनाता है और फिर सही किया जाता है।

जीवनचक्र समीक्षा और निर्माण के लिए हैंडओवर विभागों या विकास टीम के विभिन्न क्षेत्रों के बीच किसी भी इंटरफेस के साथ यह सुनिश्चित करने के लिए आवश्यक है कि इंटरफेस संतोषजनक ढंग से संचालित हो, और यह कि सभी आवश्यक जानकारी सही तरीके से पारित हो। यह सिलिकॉन विक्रेता के साथ इंटरफ़ेस के बारे में विशेष रूप से सच है क्योंकि वे एक अलग कंपनी बनाते हैं और उनकी अलग-अलग प्रक्रियाएँ होंगी जिनके द्वारा वे काम करते हैं। इसे प्राप्त करने के लिए, ASIC डिजाइन सेवा से जानकारी को सौंपना आम तौर पर एक औपचारिक आधार पर किया जाता है, और सिलिकॉन विक्रेता अक्सर ASIC डिजाइन के लिए सत्यापन परिणाम सहित कई वस्तुओं को देखने की उम्मीद करेंगे, इस भाग के रूप में।


सारांश

यदि ASIC डिजाइन प्रक्रिया सावधानी से की जाती है, तो यूनिट लागत को कम करने और प्रदर्शन में अक्सर सुधार के संदर्भ में बहुत बड़े लाभ प्राप्त करना संभव है। हालाँकि, यदि त्रुटियाँ प्रक्रिया में प्रवेश करती हैं, तो ASIC डिजाइन और विकास प्रक्रिया के पुनरावृत्तियों के रूप में विकास लागत बढ़ सकती है। तदनुसार ASIC विकास को सफलतापूर्वक पूरा करने के लिए देखभाल की आवश्यकता है।


वीडियो देखना: GATE Guarantee With Ankur Malik. Airport Engineering. GATEESE 2021 Exam. Ankur Malik (मई 2022).